中新社北京5月29日電 (記者 劉亮)華為近日發(fā)表全球半導(dǎo)體領(lǐng)域新原則“韜(τ)定律”的消息，引發(fā)業(yè)內(nèi)高度關(guān)注。這是華為首次將六年芯片突圍的底層方法論公之于眾。在29日發(fā)布的一篇公開(kāi)報(bào)道中，華為公司副董事長(zhǎng)、輪值董事長(zhǎng)徐直軍向媒體表示，“韜定律”不可能只靠一家公司完成。

　　5月25日，華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波在一場(chǎng)國(guó)際電路與系統(tǒng)研討會(huì)上發(fā)布了“韜(τ)定律”?！绊w”是希臘字母τ(tau)的漢語(yǔ)音譯。在電路理論中，τ代表時(shí)間常數(shù)，即信號(hào)從一種狀態(tài)切換到另一種狀態(tài)所需的時(shí)間。τ越小，電路切換越快。

　　1965年以來(lái)，西方提出的摩爾定律被業(yè)內(nèi)奉為圭臬，但如今面臨晶體管幾何縮微放緩、成本紅利消退等挑戰(zhàn)。

　　“韜定律”提出以“時(shí)間縮微”替代摩爾定律的“幾何縮微”，為業(yè)界跨越傳統(tǒng)工藝路徑局限指出一條新路。這條路不再依賴于把晶體管“做小”，而是轉(zhuǎn)向“做快”，通過(guò)邏輯折疊等創(chuàng)新技術(shù)，壓縮信號(hào)在芯片各層級(jí)中的傳播時(shí)間，進(jìn)而造出有競(jìng)爭(zhēng)力的芯片。

　　不過(guò)，摩爾定律從1965年提出到成為行業(yè)共識(shí)，經(jīng)過(guò)了幾十年的反復(fù)驗(yàn)證；“韜定律”則仍面臨一些瓶頸。有業(yè)內(nèi)人士稱，邏輯折疊目前最大的瓶頸仍在EDA工具。

　　徐直軍表示，“韜定律”不可能只靠一家公司完成。華為選擇此時(shí)公開(kāi)發(fā)布“韜定律”的主要原因，就是希望整個(gè)產(chǎn)業(yè)界參與進(jìn)來(lái)。從學(xué)術(shù)界到EDA廠商到設(shè)計(jì)公司，大家共同來(lái)做，最終沿著這條路向前走，可能就走出了中國(guó)半導(dǎo)體的另外一條路。

　　據(jù)介紹，基于“韜定律”，華為在過(guò)去六年時(shí)間里已成功設(shè)計(jì)并量產(chǎn)了381款芯片，廣泛覆蓋了千行百業(yè)的需求。其中，將于2026年秋季面世的麒麟芯片，率先采用邏輯折疊技術(shù)，性能大幅提升。華為預(yù)計(jì)，到2031年，基于“韜定律”的高端芯片晶體管密度將達(dá)到1.4納米制程的同等水平。(完)